

I. ОПИСАНИЕ МИКРОСХЕМЫ КА101ЗВМ1

Микросхема КА101ЗВМ1 является однокристальным шестнадцатиразрядным микропроцессором, совмещенным с контроллерами внешних устройств (ПЗУ, ОЗУ, клавиатуры, матричного ЖКИ) и параллельным портом.

Микросхема КА101ЗВМ1 допускает непосредственное подключение контактных групп клавиатуры из 78 клавиш, в том числе 4 специального назначения - "ВКЛ", "ВЫКЛ", "**FORSE**", "**HALT**" (выходы "КВ"); микросхем ПЗУ К563РЕ1, КА101ЗРЕ1, ОЗУ КА101ЗРУ1, К537РУ16 в пяти конфигурациях (выводы "A", "**D10**", "CE") - см. рис. I; контроллера матричного ЖК-индикатора; дополнительных внешних устройств через двунаправленный пятнадцатиразрядный параллельный порт.

Функциональные параметры БИС:

- система счисления для чисел и команд - двоичная;
- разрядность внутренней шины адрес/данные - 16 двоичных разрядов;
- разрядность внешней адресной линии - 15 двоичных разрядов;
- разрядность внешней шины данных - 8 двоичных разрядов;
- система команд - безадресная, одноадресная, двухадресная;
- виды адресации: регистровая, косвенно-регистровая, автоинкрементная, косвенно-автоинкрементная, индексная, косвенно-индексная;
- число регистров общего назначения - 8;
- количество каналов обмена информацией - 4;
- количество источников прерываний - 2;
- количество команд - 77;




Рис. 1. План конфигураций распределения памяти.

- максимальный объем непосредственно адресуемой памяти в зависимости от конфигурации, Кбайт - от 32 до 64;
- тактовая частота встроенного генератора, МГц - 2 (макс.), 0,050 (мин);
- количество сигналов для выбора внешних кристаллов запоминающих устройств - 8;
- количество непосредственно подключаемых контактных групп клавиатуры, не менее - 78;
- количество разрядов параллельного порта - 15;
- количество разрядов адреса, передаваемых через последовательный порт - 8;
- количество разрядов данных, передаваемых через последовательный порт - 5;
- максимальное рабочее напряжение питания, В - 6;
- минимальное рабочее напряжение питания, В - 4;
- максимальная емкость нагрузки на вывод, пФ - 100;
- ток потребления при тактовой частоте 500 кГц в минимальном комплекте с одной микросхемой ПЗУ и одной микросхемой ОЗУ и напряжении питания 6В, мА, не более $\pm 2,4$;
- максимальный ток нагрузки по выводу 33, мА - 10

I.I. Назначение и описание выводов

Условное графическое обозначение микросхемы приведено на рис.2, назначение выводов - в таблице I.

Выводы I-I3 "КВ0-КВ12" - входы подключения клавиатуры. В отключенном состоянии и режиме работы микросхемы "Включено" (низкий уровень на выводе 33) каждый из входов "подтянут" к источнику питания внутренним резистором 30 кОм... 3 мОм. При переходе




Рис. 2. Условное графическое обозначение
микросхемы КА1013ВМ1.

ТАБЛИЦА НАЗНАЧЕНИЯ ВЫВОДОВ

Таблица I

Номер вывода	Обозначение	Наименование вывода
I	KBO	Выход нулевого сигнала для подключения клавиатуры
2	KBI	Выход первого сигнала для подключения клавиатуры
3	KB2	Выход второго сигнала для подключения клавиатуры
4	KB3	Выход третьего сигнала для подключения клавиатуры
5	KB4	Выход четвертого сигнала для подключения клавиатуры
6	KB5	Выход пятого сигнала для подключения клавиатуры
7	KB6	Выход шестого сигнала для подключения клавиатуры
8	KB7	Выход седьмого сигнала для подключения клавиатуры
9	KB8	Выход восьмого сигнала для подключения клавиатуры
10	KB9	Выход девятого сигнала для подключения клавиатуры
II	KBIO	Выход десятого сигнала для подключения клавиатуры
I2	KBII	Выход одиннадцатого сигнала для подключения клавиатуры
I3	KB12	Выход двенадцатого сигнала для подключения клавиатуры
I4	PP3	Выход сигнала третьего разряда параллельного порта
I5	PPI/ EVNT	Выход первого разряда параллельного порта/сигнал прерывания от таймера
I6	PP2	Выход сигнала второго разряда параллельного порта
I7	ADO	Выход сигналов адресов и данных последовательного интерфейса
I8	CEI	Выход первого сигнала выбора запоминающего устройства

Продолжение табл. I

Номер вывода	Обозначение	Наименование вывода
19	CE2	Вывод второго сигнала выбора запоминающего устройства
20	CE3	Вывод третьего сигнала выбора запоминающего устройства
21	CE4	Вывод четвертого сигнала выбора запоминающего устройства
22	CE5	Вывод пятого сигнала выбора запоминающего устройства
23	AI4/ CE6	Вывод четырнадцатого разряда шины адреса/шестого сигнала выбора запоминающего устройства
24	RI	Вывод сигнала для подключения резистора. Вход
25	RO	Вывод сигнала для подключения резистора. Выход
26	AI3/ CE7	Вывод тринадцатого разряда шины адреса/седьмого сигнала выбора запоминающего устройства
27	SHIFT	Вывод сигнала синхронизации последовательного интерфейса
28	W/R	Вывод сигнала запись/чтение
29	AI2/ CE8	Вывод двенадцатого разряда шины адреса/восьмого сигнала выбора запоминающего устройства
30	AII	Вывод сигнала одиннадцатого разряда шины адреса
31	DIO0	Вывод сигнала нулевого разряда шины данных
32	OV1	Вывод сигнала для подключения источника напряжения питания ОВ
33	OV0	Вывод сигнала источника напряжения ОВ/+5В
34	DIO1	Вывод сигнала первого разряда шины данных

Продолжение табл. I

Номер вывода	Обозначение	Наименование вывода
35	DI02	Выход сигнала второго разряда шины данных
36	DI03	Выход сигнала третьего разряда шины данных
37	DI04	Выход сигнала четвертого разряда шины данных
38	DI05	Выход сигнала пятого разряда шины данных
39	DI06	Выход сигнала шестого разряда шины данных
40	DI07	Выход сигнала седьмого разряда шины данных
41	A10	Выход сигнала десятого разряда шины адреса
42	A9	Выход сигнала девятого разряда шины адреса
43	A8	Выход сигнала восьмого разряда шины адреса
44	A7	Выход сигнала седьмого разряда шины адреса
45	A6	Выход сигнала шестого разряда шины адреса
46	A5	Выход сигнала пятого разряда шины адреса
47	A4	Выход сигнала четвертого разряда шины адреса
48	A3	Выход сигнала третьего разряда шины адреса
49	A2	Выход сигнала второго разряда шины адреса
50	A1	Выход сигнала первого разряда шины адреса
51	A0	Выход сигнала нулевого разряда шины адреса
52	PPI5	Выход сигнала пятнадцатого разряда параллельного порта
53	PPI4	Выход сигнала четырнадцатого разряда параллельного порта
54	PPI3	Выход сигнала тринадцатого разряда параллельного порта
55	PPI2	Выход сигнала двенадцатого разряда параллельного порта

Продолжение табл. I

Номер вывода	Обозначение	Наименование вывода
56	PPII	Вывод сигнала одиннадцатого разряда параллельного порта
57	PPIO	Вывод сигнала десятого разряда параллельного порта
58	PP9	Вывод сигнала девятого разряда параллельного порта
59	PP8	Вывод сигнала восьмого разряда параллельного порта
60	PP7	Вывод сигнала седьмого разряда параллельного порта
61	PP6	Вывод сигнала шестого разряда параллельного порта
62	PP5	Вывод сигнала пятого разряда параллельного порта
63	PP4	Вывод сигнала четвертого разряда параллельного порта
64	U _{cc}	Вывод сигнала для подключения источника напряжения питания +5 В

из режима "Включено" в режим "Выключено" все выводы, кроме I,2, 3, IO,II из подтянутого переходят в третье состояние. Для идентификации клавиши рекомендуется использовать кодовые комбинации - два "0" из тринацати, реализуемые контактными группами на замыкание двух выводов между собой и подключение их к шине "OB". Режим "Выключено" устанавливается подачей низкого уровня на выводы I,2. При подключении источника питания в режиме "Выключено" происходит начальная установка микросхемы. Режим "Выключено" сохраняется и после снятия сигнала "OB" с выводов I,2 до замыкания выводов I и II или IO и II с шиной "OB", т.е. до перехода в режим "Включено" по нажатию на одну из двух клавиш "Вкл.". После снятия сигнала "OB" хотя бы с одного из выводов клавиши "Вкл". процессор переходит к обработке начального пуска. Повторное нажатие одной из клавиш "Вкл" приводит к высокоприоритетному прерыванию процессора "HALT".

— Таким образом, контактная группа клавиатуры, замыкающая выводы I и 2, подключающая их к шине "OB", реализует функцию "Вкл.", а контактные группы с выводами I-II и IO-II - функцию "Вкл.". Использование "Вкл" I-II или IO-II зависит от типа применяемых микросхем ПЗУ K563РЕ1 (8Kx8) или КА101ЗРЕ1 (32Kx8).

Выводы 31, 34-40 "D10" - входы-выходы шины данных.
Низкий уровень сигнала на этих выводах соответствует передаче логической "1".

Выводы 5I-4I, 30, "A" - выход сигнала адреса с 0 по II разряд. Высокий уровень сигнала на всех выводах соответствует адресу "0".

Выводы 18-22 "СЕ" - выходы сигналов выборки запоминающих устройств ОЗУ, ПЗУ.

Выводы 23, 26, 29 "A/CE" - выходы. Выполняют функции сигналов адреса, либо сигналов обращения к запоминающим устройствам. В зависимости от состава и конфигурации памяти. Переключение функции выводов программно доступно.

Вывод 28 "W/R" - выход сигнала запись-чтение. Низкий уровень сигнала устанавливается на время выдачи данных в пикле записи.

Вывод 17 "ADO" - выход сигнала адрес/данные последовательного порта. Совмещение использования одного вывода для передачи адресов и данных достигается разделением во времени: сначала передаются 8 разрядов адреса (младшим битом вперед), затем после перехода сигнала W/R из высокого уровня в низкий - 5 разрядов данных так же младшим битом вперед.

Вывод 27 "SHIFT" - выход сигнала синхронизации информации, передаваемой по последовательному интерфейсу. По переднему фронту сигнала на этом выводе процессор устанавливает очередной бит информации. Задний фронт сигнала предназначен для защелкивания информации в приемнике.

Выводы 52-63, I4, I5, I6 - входы-выходы параллельного порта. Переключение направления передачи информации по этим выводам происходит по группам из 3-4 выводов под управлением программы. В исходном состоянии это выходы. Вывод I5 в режиме входа может служить источником прерывания от таймера.

I.2.8. Описание узлов и блоков "обрамления" блока процессора

Дежурная схема под управлением регистра клавиатуры и с помощью коммутатора цепи питания осуществляет включение-выключение питания всех узлов и блоков микросхемы (за исключением регистра клавиатуры и коммутатора цепи питания) и формирует сигналы начального пуска блока процессора по включению питания.

Указанные три устройства (дежурная схема, регистр клавиатуры и коммутатор)ются непосредственно от источника напряжения, подключенного (естественно) к 32 и 64 выводам микросхемы, а все остальные узлы и блоки микросхемы подключены к "+" шине питания непосредственно, а к шине "0 В" через коммутатор цепи питания (см. рис. 3, 16). Аналогичноются все внешние устройства, подключенные между U_{cc} шиной и 33 выводом микросхемы, который являясь выходом коммутатора, в этом случае используется в качестве клеммы источника напряжения. Кроме основной функции - управления включением-выключением питания - дежурная схема управляет режимами тактового генератора (работа на номинальной или повышенной частоте), (компаратора адреса и блока синхронизации для переключения протокола обмена: с ПЗУ 8Kx8 или 32Kx8).





Рис. 16. Условная схема коммутатора цепи питания.

Схема коммутатора цепи. При записи лог.1 происходит выключение: шина OV0 (33 вывод микросхемы) подключается к шине питания U_{cc} (64 вывод микросхемы). Включение происходит при подаче соответствующей кодовой комбинации на выводы I...I3 микросхемы. При этом шина OV0 подключается к шине питания OV1 (32 вывод микросхемы). Сопротивление нагрузки показано условно. Нагрузкой являются все узлы и блоки микросхемы (кроме дежурной схемы и регистра клавиатуры), а также внешние нагрузки, потребляющие до 10 мА.

Регистр состояния и конфигурации имеет адрес 404₈, до - ступен по записи и чтению. Его формат показан на рис. 17.



Управление направлением передачи данных PPI, PP2, PP3 (PPO - не используется),

лог."1" соответствует приему данных в м/сх (выводы I4, I5, I6 являются входами);

лог."0" - передачи данных из м/сх (выводы I4, I5, I6 являются выходами).

Управление направлением передачи данных PP4...PP7.

Управление направлением передачи данных PP8...PPII.

Управление направлением передачи данных PPI2...PPI5.

EVNT лог."1" устанавливается при появлении сигнала низкого уровня на выводе PPI длительностью более 20 нс,

лог."0" устанавливается только по записи.

Разряды переключения конфигураций запоминающего устройства (см. рис. I). 5 разряд - конф. I, 6 разряд - конф. 2, 7 разряд - конф. 3, 8 - разряд - конф. 4, 9 разряд - конф. 5. Для выбора определенной конфигурации необходимо записать лог."1" в соответствующий разряд. Остальные разряды переключателя конфигурации должны быть заполнены лог."0".

Рис. 17.

Продолжение рис. 17.

I2	II	IO	09	08	07	06	05	04	03	02	01	00
----	----	----	----	----	----	----	----	----	----	----	----	----

Управление остановом тактового генератора. Для останова необходимо записать лог."0". Возобновление работы генератора происходит при появлении низкого уровня длительностью более 20 нс, хотя бы на одном из выводов "KB".

Переключение из режима "Останов" в режим "Работа" и наоборот происходит без проколов и выбросов через 0,5 периода тактовой частоты после снятия сигнала **W/R** в цикле записи в регистр состояния.

Управление тактовой частотой: при записи лог."I"

$$f_{\text{Такт.}} = f_{\text{генератора}}, \text{ при лог."0"} \quad f_{\text{Такт.}} = f_{\text{Ген}}/8.$$

Программный выключатель питания.

По исполнению команды **INIT** и по включению питания регистр состояния и конфигурации устанавливается в состояние 2400_8 .

Блоки: синхронизации, компаратор адресов, коммутатор сигналов управления ЗУ, регистр данных и регистр адреса осуществляют связь шестнадцатиразрядной магистрали Адрес-данные бло-ка процессора с внешним запоминающим устройством, имеющим раздельные шины данных (8 разрядов) и адреса (15 разрядов).

Компаратор адресов под управлением регистров адреса и конфигурации формирует сигналы обращения к различным областям адресного пространства, в котором существуют три фиксированных адреса: для регистра клавиатуры 400_8 , для регистра параллельного порта $- 402_8$, для регистра состояния и конфигурации $- 404_8$. Остальное пространство распределяется между кристаллами внешнего запоминающего устройства в соответствии с рис. I.

В регистре адреса хранится 16 разрядов адреса текущего обмена, причем начало хранения адреса совпадает с началом обмена по каналу блока процессора, а окончание - задерживается на 0,5 периода тактовой частоты. Выходы регистра адреса подключены к компаратору адресов, контроллеру дисплея и через выходные усилители - к шине адреса (выводы 23, 26, 29, 30, 41...51 микросхемы).

Блок синхронизации выполняет функцию преобразования сигналов синхронизации магистрали блока процессора в сигналы управления кристаллами внешнего запоминающего устройства СЕ, ОЕ, W/R.

Процедура чтения информации из внешнего запоминающего устройства, может выполняться по трем различным протоколам: чтение ОЗУ, чтение ПЗУ 8Kx8, чтение ПЗУ 32Kx8 в зависимости от выбранной конфигурации и адреса обмена .

Чтение ОЗУ (см.рис. 18) начинается с установки адреса обмена на шине адреса $A0..A14$. Не ранее, чем через I такт




Рис.18. Чтение ОЗУ.

низким уровнем длительностью в 2 такта выставляется сигнал выбора ОЗУ "СЕ". ОЗУ должно не позднее, чем за 50 нс до снятия сигнала СЕ установить данные на выводах **D10**. Через I такт после снятия сигнала "СЕ" инвертируется младший разряд адреса и не ранее, чем через 20 нс после этого вторично выставляется сигнал выбора ОЗУ, который теперь удерживается до окончания внутреннего цикла приема данных в блок процессора (обычно 3-4 такта). Данные должны быть сформированы в течение 2-х тактов после начала второго сигнала "СЕ". Адрес снимается не ранее 0,5 такта после снятия сигнала "СЕ", и через 0,5 такта на выводах **D10** устанавливается режим выходов.

Чтение ПЗУ 8Кх8 (см.рис. 19) отличается от процедуры чтения ОЗУ только тем, что сигнал выбора микросхемы инвертирован.

Чтение ПЗУ 32Кх8 (см.рис. 20) начинается с установки адреса на шине адреса **A0...A14** и режима входов на выводах **D10**. Через один такт устанавливается низким уровнем сигнал выбора ПЗУ "СЕ". ПЗУ должно не позднее чем за 50 нс до начала пятого полутакта после выставления сигнала "СЕ" установить данные на выводах **D10**. Через два такта с начала сигнала "СЕ" инвертируется младший разряд адреса, а ПЗУ к началу третьего полутакта после смены адреса должно установить новые данные на выводах **D10**. Это состояние сигналов удерживается до окончания внутреннего цикла приема данных в блок процессора обычно один - два такта, затем снимается сигнал "СЕ".

Процедура записи информации в ОЗУ может выполняться по двум различным протоколам в зависимости от того, записывается байт информации или слово.

В случае записи слова аналогично процедурам чтения уста-




Рис. 19. Чтение/запись 8Кx8.




Рис. 20. Чтение /запись 32Кх8.

устанавливается адрес на выводах A0...A14 и режим входов на выводах **DIO**. Через время, не более 1 Т низким уровнем выставляется сигнал **W/R**, выводы **DIO** переходят в режим выходов и на них устанавливается информация. Не ранее, чем через 1 Т после появления сигнала **W/R** вырабатывается сигнал выбора ОЗУ "CE" низким уровнем длительностью 2 Т. Через 1 Т после снятия "CE" инвертируется младший разряд адреса и устанавливается новая информация на выводах **DIO**. Не ранее, чем через 20 нс после этого вторично вырабатывается сигнал "CE" и удерживается до окончания внутреннего цикла записи данных обычно 3-4 такта, а снимается не ранее снятия сигнала **W/R**. Адрес удерживается еще не менее 0,5 такта (см.рис. 21).

Процедура записи байта от начала (установка адреса) до выставления первого сигнала "CE" протекает аналогично процедуре записи слова. Сигнал выбора ОЗУ вырабатывается один раз и удерживается до окончания внутреннего цикла записи (обычно 3-4 Т). Снимается не ранее снятия сигнала **W/R**. Завершается процедура аналогично записи слова (см.рис. 22).

Контроллер дисплея преобразует 8 младших разрядов адреса и 5 младших разрядов данных в последовательный тринадцатиразрядный код на выводе **ADO** и формирует сигнал синхронизации каждого разряда этого кода на выводе **SHIFT**, см.рис. 23.

Регистр клавиатуры имеет адрес 400₈, доступен только по чтению. Используются младшие 13 разрядов.

Регистр параллельного порта имеет адрес 402₈. Доступен по записи и по чтению. Имеет возможность переключения направления передачи данных группами по 3-4 разряда под управлением регистра состояния и конфигурации (младшие 4 разряда). По включению пита-




Рис. 21. Запись слова.




Рис. 22. Занесе слова.




Рис. 23. Запись в экранное ОЗУ.

ния устанавливается режим передачи данных из микросхемы. Используются только I5 старших разрядов. При появлении электрического 0 на выводе I5 микросхемы независимо от направления передачи данных (I разряд порта) на блок процессора приходит сигнал прерывания от таймера **EVNT**. 0 разряд в работе порта не участвует, при чтении равен лог."0".

Тактовый генератор работает на частотах 50 кГц - 4,5 МГц. Имеется возможность шунтировать внешнюю времязадающую цепь внутренним резистором, сопротивлением 3÷10 кОм. Для этого необходимо при включении предварительно подать сигнал 0 В на 3 и I0 выводы микросхемы. С помощью I0 разряда регистра состояния и конфигурации можно останавливать генератор без проколов и выбросов. Останов происходит минимум через 0,5 периода тактовой частоты после снятия сигнала **W/R** в цикле записи по адресу регистра.

I.3. Особенности выполнения некоторых процедур

При обращении к младшей ПЗУ по записи с признаком байтовой операции осуществляется запись информации в область экранного ОЗУ, причем формируемая на выводах **ADO**, **SHIFT**, **W/R** посылка содержит только 8 младших разряда адреса и 5 младших разрядов данных. Остальные разряды игнорируются.

Обращение к ПЗУ по записи без признака байтовой операции недопустимо.

При записи байта по адресам параллельного порта и регистра состояния и конфигурации дополняющий его до слова байт за полняется нулями.

В микросхеме КА101ЗВМ1 реализованы следующие прерывания от внешних источников : **HALT** – возникает при установке на выводах I0и II или I и II низких уровней напряжения одновременно; **EVNT** возникает при установке низкого уровня напряжения на выводе I5 (либо в режиме входа, либо в режиме выхода).

I.4. ВНЕШНИЕ ВОЗДЕЙСТВУЮЩИЕ ФАКТОРЫ
микросхемы КА101ЗВМ1

Синусоидальная вибрация:

диапазон частот, Гц	от 1 до 2000
амплитуда ускорения, м/с ⁻² , не более	200

Механический удар многократного действия:

пиковое ударное ускорение, м/с ⁻²	1500
длительность действия ударного ускорения, мс	от 1 до 5

Линейное ускорение, м/с ⁻²	5000
---------------------------------------	------

Пониженная рабочая температура среды, °C	минус 10
--	----------

Повышенная рабочая температура среды, °C	+70
--	-----

Изменение температуры среды, °C	от минус 10 до +70
---------------------------------	--------------------

Относительная влажность воздуха при температуре 35°C, %, не более	98
---	----

1.3. ОСНОВНЫЕ ТЕХНИЧЕСКИЕ ДАННЫЕ микросхемы КА101ЗВИ

Напряжение питания микросхемы 5В ± 20%.

ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ

микросхемы КА101ЗВИ

Таблица 5

Наименование параметра, единица измерения	Буквенное обозна- чение отечест- венное	Буквенное обозна- чение междуна- родное	Норма	Режим измерения
			не : не менее : более	
Выходное напряжение низкого уровня, В	$U_{B_{\text{ых}}}^0$	U_{OL}	0,5	$U_{CC} = 4,0\text{В}$ $I_{OL} = 1,6\text{mA}^*$
Выходное напряжение высокого уровня, В	$U_{B_{\text{ых}}}^1$	U_{OH}	3,8	$U_{CC} = 4,0\text{В}^*$ $I_{OH} = 0,1\text{mA}$
Ток потребления (статический), мкА	$I_{\text{ст}}$	I_{CC}	100	$U_{CC} = 6,0\text{В}$ $F_{CLC} = 0$

* Указано максимальное значение тока нагрузки одновременно не более, чем на I вывод только для проведения контрольных операций. При эксплуатации рекомендуется емкостная нагрузка.

I.6. ПРЕДЕЛЬНЫЕ ЗНАЧЕНИЯ РЕЖИМОВ ЭКСПЛУАТАЦИИ
микросхемы КА101ЗВМ1

Таблица 6

Наименование параметра, единица измерения	Буквенное обозна- чение		Норма		Примеча- ние
	отечест- венное	междуна- родное	менее	более	
Питающее напряжение, В	$U_{\text{и.п.}}$	U_{CC}	4,0	6,0	
Входное напряжение вы- сокого уровня, В	U_{Bx}^1	U_{IH}	$U_{CC}-1$	U_{CC}	
Емкость нагрузки, пФ	C_H	C_L		100	